MANUFACTURE OF SEMICONDUCTOR INTEGRATED CIRCUIT **DEVICE**

Patent Number:

JP2000012543

Publication date:

2000-01-14

Inventor(s):

NOGUCHI JUNJI

Applicant(s):

HITACHI LTD

Requested Patent:

☐ JP2000012543

Application Number: JP19980175842 19980623

Priority Number(s):

IPC Classification:

H01L21/3205; H01L21/304

EC Classification:

Equivalents:

Abstract

PROBLEM TO BE SOLVED: To improve a yield of manufacturing a wiring formed by a damascene process without causing reduction of a throughput.

SOLUTION: In the manufacturing method, a groove pattern 3 is formed on an interlayer insulating film 2 formed on a semiconductor substrate 1, Cu is deposited to form a Cu film 4 on the interlayer film 2, polishing a surface of the Cu film 4 by a first CMP(chemical-mechanical polishing) method with use of a mixture slurry of about 70% of QCTT1010 (trade name), about 30% of H2O2 and about 0.01% of BTA (benzolithoazol) to remove 70-90% of a deposited film thickness of the Cu film 4, and then polishing the surface of the Cu film 4 by a second CMP method with use of a mixture slurry of about 70% of QCTT1010, about 30% of H2O2 and about 0.05-0.1% of BTA to bury the Cu film 4 in the groove pattern 3.

Data supplied from the esp@cenet database - I2

٠.

09)日本副特許か(こり)

(12) 公開特許公報(A)

(11)特色山前公開基金 特別2000-12543 (P2000 12543A)

(43)公寓日 平成12年1月14日(2000.1.14)

(SD) at Cl.3 HO 1 L 21/9205 (1.1)

HO 1 L 21/88

÷ 73 √ ((204) K 5F038

21/304

5 2 2 X

答金開歌 六物歌 前郊原の蓑き ひし (全 7 頁)

(31) 田利伊奈台 (22) 州周日

平成16年8月23日(1995. 0.23)

(71) 日本人 - 300(315109

未式会让日立保护所

北京市工作山西村田村区山外工作市京北

(72) 余庆基 连川 新司

東京都書権上前所入1自16億強の3 株式 合社自立製作所デバイス開発センタ内

(74) 代理人 100080001

井州上 筒井 大河 下ターと(泰寿) 〒000 MAR 2009 MOR AGG AAGG


8417 RV25 R437 D431 D438 EAUS EACS EADS EA2S EA2S

(64) (夕明の名前) 手選件集合可能集団の製造方法

の【要約】

【課題】 スループットを低下させることなく、ダマシ ンプロセスによって形成される西線の製造歩留まりを向 上することができる技術を提供する。

【解決手段】 半導体基板1上に形成された層間絶縁膜2に、溝パターン3を形成した後、層間絶縁膜2の上層 にCu膜4を堆積し、次いで、Cu膜4の表面をQCT T1010(約70%)とH2O2(約30%)とBT A (約101%)とからなる混合スラリを用いた第1の CMPによって研磨して、Cu膜4の堆積膜写の70~ 90%を切削し、続いて、Cu膜4の表面をQCTT1 010 (約70%) とH2O2 (約30%) とBTA (約005~01%) とからなる混合スラリを用いた第 2のCMPによって研磨して、溝パターン3にCu膜4 を埋め込むものである。



【特許請求の範囲】

D

【請求項1】 ダマシンプロセスによって西線を形成する半導体集積回路装置の製造方法であって、 6半導体基板上に形成された層間絶縁膜に、西線が設けられる溝パターンを形成する工程と、 64前記金属膜の表面を第1のスラリを用いた化学的機械研磨法によって研磨し、前記金属膜の堆積膜厚の70~90%を切削する工程と、 64前記金属膜の地積膜厚の70~90%を切削する工程と、 64前記金属膜の地積膜厚の70~90%を切削する工程と、 64前記金属膜の地積度厚の平分~90%を切削する工程との機械研磨法によって研磨し、前記溝パターンに前記金属膜を埋め込む工程とを有することを特徴とする半導体集積回路結署の製造方法。

集積回路装置の製造方法。 【請求項2】 ダマシンプロセスによって西線を形成する半導体集積回路装置の製造方法であって、 旬半導体 基板上に形成された層間絶線膜に、西線が設けられる溝 パターンを形成する工程と、 旬前記層間絶線膜の上層 にパリア膜および金属膜を順次堆積する工程と、 旬前記金属膜の表面を第1のスラリを用いた化学的機械研磨 記金属膜の表面を第1のスラリを用いた化学的機械研磨 法によって研磨し、前記金属膜の堆積膜厚の70~90 %を切削する工程と、 旬前記金属膜の表面および前記 パリア膜の露出した表面を第2のスラリを用いた化学的 機械研磨法によって研磨し、前記溝パターンに前記パリ

ア膜および前記金属膜を埋め込む工程とを有することを 特徴とする半導体集積回路装置の製造方法。

特徴とする半導体集積回路装置の製造方法。

【請求項5】 請求項1から4のいずれか1項に記載の 半導体集積回路装置の製造方法において、前記第1のス ラリは相対的に少ない防食剤を含んでおり、前記第2の スラリは相対的に多い防食剤を含んでいることを特徴と する半導体集積回路装置の製造方法。

【請求項6】 請求項1から4のいずれか1項に記載の 半導体集積回路装置の製造方法において、前記第1のス ラリは過酸化水素水と約101%のベンジトリアゾール を含んでおり、前記第2のスラリは過酸化水素水と約1 05~11%のベンゾトリアゾールを含んでいることを 特徴とする半導体集積回路装置の製造方法。

【請求項7】請求項1から4のいずれか1項に記載の 半導体集積回路装置の製造方法において、前記金属膜は 銅、タングステン、モリブデンまたはアルミニウム合金 であることを特徴とする半導体集積回路装置の製造方 注

【請求項8】 請求項2または4記載の半導体集積回路 装置の製造方法において、前記パリア膜はチタン、窒化 チタン、タンタル、窒化タンタルまたは窒化タングステ ンであることを特徴とする半導体集積回路装置の製造方 法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体集積回路装置の製造技術に関し、特に、ダマシンプロセスによって 形成される多層路線を有する半導体集積回路装置に適用 して有効な技術に関するものである。

[0002]

【従来の技術】0.2μm以下の設計ルールを用いて形成される多層西路技術においては、西線を構成する金属膜の加工および層間絶縁膜の埋め込みの難しさから、ダマシンプロセス対採用されている。

【0003】次に、本発明者が検討中のダマシンプロセスの一例を図10を用いて説明する。

【0004】まず、図10(a)に示すように、半導体基板1上に形成された下層の電極(図示せず)の上に層間絶縁膜2を堆積した後、レジストパターンをマスクとして層間絶縁膜2をエッチングすることによって、溝パターン3を層間絶縁膜2に形成し、次いで、上記レジストパターンを除去した後、半導体基板1上に金属膜、例えば銅(Cu)膜4を堆積する。

【0005】次に、図10(b)に示すように、化学的

機械研磨(Chemical Methanical Polishins;CMP)

技術を用いてCu膜4の表面を平坦化することによって、層間絶緑膜2に設けられた溝パターン3にCu膜4を埋め込み、Cu膜4によって上層の配線を構成するものである。

【 0 0 0 6 】なお、ダマシンプロセスについては、例えばプレスジャーナル発行「月刊セミコンダクター・ワー

ルド(Smicondutar World)」1996年12月号。

p124~p154、プレスジャーナル発行「月刊セミ コンダクター・ワールド(SemicondutorVorbl)」1

998年2月号、p82~p114などに記載されてい

[0007]

【発明が解決しようとする課題】しかしながら、本発明 者は、Cueisstのダマシンプロセス(Cuダマシンプロ セス)のCMP工程において、以下の問題点を見いだし

【0008】すなわち、前記CuダマシンプロセスのC MP工程においては、Rodel社製のスラリ(商品 名:QCTT1010)に酸化剤として約30%の過酸 化水素水 (H2O2) を、Cuの防食剤として約101 %のベンゾトリアゾール (BTA) を混合した薬液 (混合スラリ) が用いられているが、この混合スラリとCuが化学反応して、図11に示すように、Cu膜4が腐食 する。上記腐食は、Cu西線の半断線不良またはCu配 線上の層間絶翻算に形成されるスルーホールの開孔不良 を生じさせる。

【0009】また、図12に示すように、CMP装置の 研磨パッドのたわみなどによって、幅の広い西線を構成 するCu膜4の中央部分がへこむディッシング (Dein g) が生じる。このディッシング量は、溝パターン3の 形状または研磨条件などにも依存するが、一般的には配 線幅、すなわち溝パターン3の幅に対してログ(対数) スケールでリニアな関係にある。

【0010】一方、オーバー研磨をかけることにより ディッシングとは別に西線と西線との間にある層間絶縁 膜の細い部分が研磨の荷重に耐えられずに削られてしま い、西線の厚みそのものが薄くなってしまうエロージョ ン(Bosin)が生じる。オーバー研磨の量が多いほど エロージョンの量は顕著となるが、Cu膜の成膜時の膜 厚ばらつきまたはCMP工程での研磨量のばらつきを考 慮すると、半導体ウェハ内のある一部においては必ずオ ーバー研磨は必要である。

【0011】上記ディッシングまたはエロージョンは Cu西線の設計上の抵抗値と出来上がりの抵抗値に差違 などを生じさせる。溝パターンの深さに対するディッシング量が20%以下であれば、Cu画線は許容できる抵 抗値を得ることができる。例えば、幅15~20μmの 溝パターンにおけるディッシング量は、通常、約01 μ mであるので、溝パターンの深さを05 μmよりも深く すればよい。しかし、CMP技術の諸条件から溝パター ンの幅および深さを既定すると西線の設計の自由度が低 下する。

【0012】そこで、上記混合スラリに含まれるBTA 濃度を増やしてCu配線の表面を保護する効果を強め、 腐食、ディッシングなどの問題を抑えたCMPの検討が 行なわれたが、研磨速度が遅くなって著しくスループッ

トが低下してしまう。

【0013】本発明の目的は、スループットを低下させ ることなく、ダマシンプロセスによって形成される西線 の製造歩留まりを向上することができる技術を提供する ことにある。

【〇〇14】本発明の前記ならびにその他の目的と新規 な特徴は、本明語書の記述および添付図面から明らかに なるであろう。

[0015]

【課題を解決するための手段】本願において開示される 発明のうち、代表的なものの概要を簡単に説明すれば、 次のとおりである。

【0016】本発明の半導体集積回路装置の製造方法 は、ダマシンプロセスによって西線を形成する際、ま 半導体基板上に形成された層間絶縁膜に、西線が設 けられる溝パターンを形成した後、層間絶縁膜の上層に Cu膜を堆積する。次に、上記Cu膜の表面をQCTT 1010(約70%)とH2O2(約30%)とBTA (約101%)とからなる混合スラリを用いた第1のC MPによって研磨して、Cu膜の堆積膜写の70~90 %を切削し、続いて、Cu膜の表面をQCTT1010 (約70%) とH2O2 (約30%) とBTA (約10 5~01%) とからなる混合スラリを用いた第2のCM Pによって研磨して、上記溝パターンにCu膜を埋め込 み、Cu膜によって構成される配線を形成するものであ

【0017】上記した手段によれば、Q01%のBTA を含んだ混合スラリを用いた第1のCMPによって、研 磨速度を低下させずに、Cu膜の堆積膜厚の70~90 %を研磨した後、005~01%のBTAを含んだ混合 スラリを用いた第2のCMPによって、Cu膜の表面を 保護しながらCu膜の表面を研磨するので、スループットを著しく低下させることなく、Cu膜の腐食およびデ ィッシングを抑えたCu膜の研磨が可能となる。

[0018]

【発明の実施の形態】以下、本発明の実施の形態を図面 に基づいて詳細に説明する。

【0019】本発明の一実施の形態であるCMP技術を 用いたCuダマシンプロセスを図1~図9を用いて説明 する。なお、実施の形態を説明するための全図において 同一機能を有するものは同一の符号を付し、その繰り返

しの説明は省略する。 【0020】図1に、本実施の形態であるダマシンプロ

セスにおけるCMP工程を示す。 【0021】まず、半導体基板1上に形成された下層の 電極 (図示せず) の上に層間絶縁膜2を堆積した後、レ ジストパターンをマスクとして層間絶縁膜2をエッチン グすることによって、溝パターン3を層間絶縁膜2に形 成する。次いで、上記レジストパターンを除去した後、 半導体基板1上にCu膜4を堆積する(図1(a))。

【0022】次に、QCTT1010(約70%)とH 202 (約30%) とBTA (約101%) とからなる 混合スラリを用いた第1のCMPによってCu膜4の表 面を70~90%程度削る(図1(b))。

【0023】次に、BTAの濃度を高めたQCTT10 10(約70%)とH2O2(約30%)とBTA(約 005~01%)とからなる混合スラリを用いた第2の CMPによってCu膜4の表面を保護しながら平坦化 レ、層間絶縁膜2に設けられた溝パターン3にCu膜4 を埋め込むものである(図1(c))。

【0024】すなわち、001%のBTAを含んだ混合 スラリを用いた第1のCMPによって、研磨速度を低下させずに、Cu膜4の堆積膜厚の70~90%を研磨し た後、005~01%のBTAを含んだ混合スラリを用 いた第2のCMPによって、Cu膜4の表面を保護しな がらCu膜4の表面を研磨するので、スループットを著 ンして低いませることなく、Cu膜4の腐食およびディッシングを抑えたCu膜4の研磨が可能となる。前記CM P工程によって形成されたCu膜4は、図2に示すよう 溝パターンの深さに対するディッシング量が20% 以下となる。

【0025】次に、図3に示すCMP装置の概略図を用いて前記第1のCMPおよび第2のCMPを詳細に説明 する。

【0026】CMP装置には、プラテンが2台備わっており、一方の研磨定盤(第1のプラテン)上で上記第1 のCMPを行ない、他方の研磨定盤(第2のプラテン) 上で上記第2のCMPを行なう。第1のプラテンと第2 のプラテンの構造は同じであるが、研磨定盤上に供給さ れる混合スラリの種類が異なる。

【0027】図3(a)は、CMP装置に備わった第1 のプラテンP1の上面図であり、図3(b)は、図3 (a)に記載の第1のプラテンP1の側面図である。 は半導体ウェハ、6a,6bは加圧ヘッド、7は研磨定盤、8は研磨パッド、9はドレッサ、10は混合スラ

リ、11は供給ノズルである。 【0028】まず、第1のプラテンP1を用いて前記第 1のCMPを行なう。半導体ウエハ5は、真空吸引によ り加圧ヘッド6a,6bに装着された後、研磨定盤7に 貼り付けれた研磨パッド8上に押し付けられる。研磨パ ッド8の表面は、ドレッサ9を用いてドレッシングされ る。ドレッサ9にはダイヤモンド粒子が埋め込まれてお ドレッサ9は研磨パッド8の表面を切削して平坦度 を出すために用いられる。

【0029】半導体ウェハ5は、加圧ヘッド6a, 6b と共に回転し、同じく回転する研磨パッド8に押し付け られて、半導体基板1上のCu膜4の表面を研磨するこ とによって、Cu膜4の堆積膜厚の70~90%を研磨 する。

【0030】この際、QCTT1010(約70%)と

H2O2 (約30%) とBTA (約101%) とからな る混合スラリ10が、供給ノズル11から、例には約20ml/分の速度で研磨パッド8上に供給される。

【0031】研磨時の加圧ヘッド6a, 6b および研磨 定盤7の回転数は、例えば共に30回/分であり、半導 体ウェハ5および研磨定盤7の直径は、例えばそれぞれ 8インチおよび600nmである。半導体ウエハ5は、 例えば300gr/cm2の圧力で研磨パッド8の表面に押さえ付けられている。

【0032】次に、前記第1のプラテンP1と同じ構造 の第2のプラテンを用いて前記第2のCMPを行なう。 前記第1のCMPと同様な方法によって、半導体基板1 上のCu膜4の表面は研磨されて、溝パターン3にCu 膜4が埋め込まれる。

【0033】この際、QCTT1010(約70%)と H2O2 (約30%) とBTA (約005~01%) と からなる混合スラリが、供給ノズルから、例えば約20 ml/分の速度で研磨パッド上に供給される。

【0034】次に、最小納動和2μm以下のプロセス で製造される半導体素子の第2層目の配線の製造方法に、本実施の形態のCMP技術を適用したCuダマシン

プロセスを図4~図9を用いて説明する。 【0035】なお、本実施の形態では、第2層目の西線 が形成される溝パターンおよび第2層目の配線と第1層 目の西線とを接続する穴パターンを層間絶縁膜に形成し、上記溝パターンおよび上記穴パターンに同時に金属 膜を埋め込むデュアルダマシンプロセスを採用した。 【0036】まず、図4に示すように、半導体素子(図示せず)が形成された半導体基板12上に半導体素子に接続された第1層目の西線M1を形成する。なお、半導

体素子と第1層目の西線MIとの間には、両者を絶縁す るための層間絡録膜13が形成されており、この層間絶 縁膜13は、例えば、酸化シリコン膜および平坦化され たBPSG (BrowdbedfreshoSlicateGless)膜

シリコン膜14を堆積した後、プラズマCVD法によっ TTEOS (TabaBbylOttoSlicate; Si (OC 2H5) 4) をソースとした第1のTEOS膜1 5を堆 積する。第1の窒化シリコン膜14の厚さは、例えば1

O 5~Q1 μmであり、第1のTEOS膜15の厚さ は、例えば、14μmである。

【0038】さらに、第1のTEOS膜15上にプラズマCVD法によって第2の窒化シリコン膜16を堆積す る。第2の窒化シリコン膜16の厚さは、例えば11 μ mである。 【0039】次いで、レジストパターン(図示せず)を

マスクとして、後に第1層目の西線MIと第2層目の配線M2とを接続するための穴パターンが形成される領域

の上記第2の窒化シリコン膜16を除去する。

【0040】次に、図5に示すように、SOG (\$inon@ms) 膜1 7を回転途布法によって第2の窒化シリコン膜16上に成膜し、続いてプラズマCVD法によって第2のTEOS膜18を堆積する。SOG膜17の厚さは、例えばN2μmであり、第2のTEOS膜18の厚さは、例えばN7μmである。

【0041】次に、レジストパターン19をマスクとして、第2層目の西路が形成される領域の上記第2のTE OS膜18および上記SOG膜17を超次エッチングす

ることによって、港パターン20を形成する。 【0042】次いで、図6に示すように、レジストパターン19および第2の窒化シリコン膜16をマスクとして、上記第1のTEOS膜15および上記第1の窒化シリコン膜14を順次エッチングすることによって、穴パターン21を形成する。

【0043】次に、図7に示すように、レジストパターン19を除去した後、半導体基板12上に窒化チタン(TiN)膜22およびCu膜23を順次堆積する。TiN膜22は、Cuの拡散を防ぐパリア膜である。【0044】次いで、図8に示すように、前記CMP装置に設けられた第1のプラテンPを使用し、低農度(001%)のBTAを含んだ混合スラリを用いた前記

(UU 1%) のBI Aを含んた混合スラリを用いた削記 第1のCMPによって、Cu膜23の表面を研磨し、C u膜23の堆積質の70~90%を切削する。

【0045】この後、図9に示すように、前記CMP装置に設けられた第2のプラテンを使用し、高濃度(Q05~Q1%)のBTAを含んだ混合スラリを用いた前記第2のCMPによって、さらに、Cu膜23の表面およびTiN膜22の露出した表面を研磨し、穴パターン21および溝パターン20にCu膜23およびTiN膜22を埋め込み、Cu膜23によって第2層目の西線M2を構成する。

【0046】なお、本実施の形態では、デュアルダマシンプロセスに適用した場合について説明したが、シングルダマシンプロセスにも適用可能である。

【0047】また、本実施の形態では、多層西線における第2層目の西線の製造方法に適用した場合について説明したが、多層西線における第1層目の西線または第2層目よりも上層の西線の製造方法、ならびに単層西線の製造方法にも適用可能である。

【0048】このように、本実施の形態によれば、ダマシンプロセスのCMP工程において、スループットを低下させずに、腐食およびディッシングが抑制されたCu膜4を溝パターン3に形成することが可能となる。

【0049】以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

【0050】例えば、前記実施の形態では、Cu膜によって構成される西線に適用した場合について説明したが、他の金属膜、例えばタングステン膜、モリブデン膜またはアルミニウム合金膜などによって構成される西線に適用可能である。

[0051]

【発明の効果】本願によって開示される発明のうち、代 表的なものによって得られる効果を簡単に説明すれば、 以下のとおりである。

【0052】本発明によれば、ダマシンプロセスにおいて、スループットを低下させることなく、腐食およびディッシングが抑制された西線を形成することが可能となるので、西線に接して形成されるスルーホールの開孔不良などを防ぐことができ、さらに、設計上の抵抗値とほぼ同じ抵抗値を有する西線を形成することができて、配線の製造歩留まりを向上することができる。

【図面の簡単な説明】

【図1】(a)、(b)、(c)は、本発明の一実施の 形態であるダマシンプロセスのCMP技術を説明するた めの半導体基板の要部性面図である。

【図2】本発明の一実施の形態であるダマシンプロセスのCMP技術を用いて形成される埋め込み西線を示す半 導体基板の要部断面図である。

【図3】本発明の一実施の形態で用いられるCMP装置の模式図であり、(a)は上面図、(b)は要部側面図である。

である。 【図4】本発明の一実施の形態であるダマシンプロセス のCMP技術を用いて形成される多層配線の製造方法を 示す半導体基板の要部断面図である。

【図5】本発明の一実施の形態であるダマシンプロセスのCMP技術を用いて形成される多層配線の製造方法を示す半導体基板の要部断面図である。

【図6】本発明の一実施の形態であるダマシンプロセスのCMP技術を用いて形成される多層配線の製造方法を示す半導体基板の要部断面図である。

【図7】本発明の一実施の形態であるダマシンプロセスのCMP技術を用いて形成される多層西線の製造方法を示す半道体基板の要や紙面図である。

示す半導体基板の要部階面図である。 【図8】本発明の一実施の形態であるダマシンプロセスのCMP技術を用いて形成される多層語線の製造方法を示す半導体基板の要部階面図である。

【図9】本発明の一実施の形態であるダマシンプロセスのCMP技術を用いて形成される多層西線の製造方法を示す半導体基板の要部断面図である。

【図10】(a)、(b)は、本発明者が検討したタマシンプロセスのCMP技術を用いて形成される埋め込み 西線を示す半導体基板の要部断面図である。

【図11】本発明者が検討したダマシンプロセスのCM P技術を用いて形成される埋め込み西線で生じる腐食現 象を説明するための半導体基板の要部断面図である。

【図12】本発明者が検討したダマシンプロセスのCM P技術を用いて形成される埋め込み配線で生じるディッシング現象を説明するための半導体基板の要部面図で

ある。 【符号の説明】 1 半導体基板

2 層間絶縁膜 3 溝パターン 4 銅 (Cu)膜

5 半導体ウェハ 6a 加圧ヘッド

6 b 加圧ヘッド 7 研磨定盤

8 研磨パッド

9 ドレッサ 10 混合スラリ

11 供給ノズル

12 半導体基板13 層間絶縁膜

14 第1の窒化シリコン膜

15 第1のTEOS膜

16 第2の窒化シリコン膜

17 SOG膜

18 第2のTEOS膜

19 レジストパターン

19 レシストハッーン 20 溝パターン 21 穴パターン 22 窒化チタン (TiN) 膜 23 銅 (Cu) 膜 P1第1のプラテン

MI第1層目の配線 M2第2層目の配線

【図1】

nazeu,

3 3 8 8 8


【図2】



【図4】



【図3】



[図11]





